年轻的国王

Score: 43
Uploads: 14
Downloads: 526
Create time: 2020-02-25 10:46:51

Upload log:
IEEE+802.16e标准LDPC译码器FPGA设计与实现.rar - IEEE+802.16e标准LDPC译码器FPGA设计与实现.适合新手学习参考
DMB-TH系统中准循环LDPC编译码的仿真研究.rar - DMB-TH系统中准循环LDPC编译码的仿真研究,适合新手学习参考 DMB-TH系统中准循环LDPC编译码的仿真研究,适合新手学习参考
eetop.cn_ldpc_verilog_rtl.rar - 关于5gldpc的编解码实验,希望对大家有用
LDPC simple explanation.rar - 对低密度奇偶校验码进行了简单容易理解的讲解,希望对大家有用
ldpc原理与应用.rar - 对LDPC进行了详细的讲解,蛮适合新手学习,非常不错,容易理解。
LDPC_en-decoder-master.zip - LDPC的编解码的实现,适合初学者学习,大家可以多交流
MIMO技术浅谈.rar - 关于MIMO技术的介绍,非常容易理解,很实用
q-RA-fft - 码率12码长500.rar - 关于ra码的编解码实验,非常实用,容易理解
03_pll_test.zip - 关于PLL锁相环的实验,简单易懂,可以对时钟进行实现倍频和分频,得到自己需要的时钟
04_uart_test.zip - 基于FPGA的串口通信实验,用的是黑金板子CYCLONE IV
03_pll_test.zip - fpga 实现pll 的源程序代码,基于黑金板子的CycloneIV
02_key_test.zip - FPGA 的按键按下程序代码,基于黑金的cycloneIV
MATLAB ldpc算法验证.zip - ldpc 的matlab程序,简单易学,对初学者有很大帮助
LDPC学习资料.zip - 讲解LDPC 的论文,简单实用,对于初学者有很大帮助

Download log:
chuankou.rar - 串行接口 (Serial Interface) 是指数据一位一位地顺序传送,其特点串行接口是通信线路简单,只要一对传输线就可以实现双向通信(可以直接利用电话线作为传输线),从而大大降低了成本,特别适用于远距离通信,但传送速度较慢。
project_2.zip - 实现了基于FPGA的FFT变换,从最基本的32位2进制浮点数加减乘运算模块开始,组装出FFT模块。同时仿真文件中有32位浮点数转换为实数的仿真模块便于调试
traffic_control2.rar - 交通红绿灯管理系统。用一片HDPLD和若干外围电路实现十字路口交通管理器。该管理器控制甲乙两道的的红黄绿三色灯,指挥车辆和行人安全通行。该交通管理器是由控制器和受其控制的三个定时器及六个交通管理灯组成。
ShiftReg4.zip - 四位串行移位寄存器,以下内容请忽略(撒佛山大飞机上道具上多久啊飞机的萨菲减速电机阿凡达搜集啊房间打扫家哈尔平均分几哦啊跑分解诶啊哦皮肤Joe啊)
SD_Card.rar - sdhc卡spi扇区读verilog例程。包含sdhc卡初始化模块及一个扇区读模块,扇区读完数据放在一个fifo中缓存,为之后的工作做准备,可以集成到自己的项目中。已经在闪迪8Gsdhc卡上亲测成功
HAPF_SLAVE2.zip - 高压链式SVG控制用FPGA的verilog程序,其中包括SPI,16路SCI同步通讯模块程序,保护自锁功能程序,基于滞环的无功功率检测和补偿策略;还包括FPGA和DSP之间通过总线方式进行数据的快速交互等;程序完整
digital_lock.rar - 数字锁即电子密码锁。锁内有若干密码,所有的密码可以用户自己设定。数字锁有两类: 一类是平行接收数据,称为并行锁;一类是串行接收数据,称为串行锁。如果输入代码与锁 内密码一致,锁被打开;否则,应封闭开锁电路,并发出报警信号。
uart_EP3C16_FIFO.rar - Verilog编写的串口RS232收发字符串程序,使用FIFO作为数据缓冲区,有效收发字符串长度为256字节,解决了利用串口调试工具与FPGA通讯只能收发单字节的问题.
versatile_fifo_latest.tar.gz - 用16*8 RAM实现一个同步先进先出(FIFO)队列设计。由写使能端控制该数据流的写入FIFO,并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。
XLXH.rar - 完成序列为0111010011011010的序列生成器 2.用状态机设计实现串行序列11010的检测器 3. 若检测到符合要求的序列,则输出显示位为“1”,否则为“0” 4. 可对检测到的次数计数
m_decoder.rar - 恢复以曼彻斯特编码格式输入的mdi信号成实际数据并存储在双端口RAM后以中断方式通知DSP读取数据,所需双端口RAM程序可以从相应的FPGA编译系统中产生
EDA3add.rar - 序列信号发生器与检测器设计:用状态机设计实现串行序列检测器的设计,先设计(可用原理图输入法)序列信号发生器产生序列:0111010011011010;再设计检测器,若检测到串行序列11010则输出为“1”,否则输出为“0”,并对其进行仿真和硬件测试。
interlace.rar - 根据MATLAB中的伪随机交织器产生的交织图案初始化到ROM中,从ROM中读取交织图案对输入数据进行交织。同时也可根据解交织图案进行解交织,同样的算法。
nios_dds.rar - 采用Altera的NIOS内核,配合独立的累加器,实现了正弦波,三角波,锯齿波和方波的DDS产生电路,系统时钟最高可达120MHz,配合高速DAC,可产生最高约40MHz左右的波形
led_3_test.rar - 本源码实现了基于FPGA的3寸OLED的驱动,并能在屏上实现条纹显示和棋盘格显示。所使用开发板是CYCLONE 3,上传源码是整个工程,里面有源程序文件
yy.zip - 七人表决器当选举人大于或等于4时为通过,绿灯亮;反之不通过时,黄灯亮。描述时,只须检查每一个输入的状态(通过为“1”,不通过为“0”),并将这些状态值相加,判断状态值和即可选择输出。
PS2_jianpanshibie_FPGA.rar - 实现了PS2接口的主键盘和小键盘的识别,采用第二套键盘译码表,如果你想使用第一套或者第二套键盘译码,只需做少量的修改就可以实现。只要稍加修改就可以实现你所希望的功能,此程序只实现了LCD灯的控制。
buzzer.rar - 向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调,该实验通过设计一个状态机和分频 器使蜂鸣器发出"多来咪发梭拉西多"的音调。
NiosII_LED.rar - 利用Altera公司提供的SOPC技术在EP2C8系列FPGA上构建硬件结构,不通过C语言进行寄存器操作,为基于FPGA的嵌入式开发提供一种新的IO口操作范例——寄存器操作。
SRAM_WR.rar - 实现对SRAM的读写。具体功能:在DE2开发板上通过键盘SW0-SW3输入数据存入SRAM中,同时LEDR0=LEDR3显示输入数据;SW17控制SRAM的输入与读出,LEDR4-LEDR7显示读出结果。

Favorite: