ZDCHXGG

Score: 199
Uploads: 5
Downloads: 4
Create time: 2018-09-25 18:36:15

Upload log:
0_17_EEPROM.zip - 在FPGA上实现E2PROM的读写配置操作,使用Modelsim带有仿真模型
0_19_Sdram_Control.zip - 用Verilog语言实现SDRAM的初始化配置和读、写、刷新的操作,带Modelsim仿真模块
0_18_SCCB.zip - 用Verilog语言实现摄像头OV7670的接口配置时序SCCB协议
0_10_uart_rx.zip - 在FPGA板卡上面,实现串口的发送功能,带仿真需要自行修改一下工程配置
0_09_uart_tx.zip - 在FPGA板卡上面,通过单个按键实现串口的发送功能,带仿真需要自行修改一下工程配置

Download log:
altera-tse-ip.rar - MegaWizard_Plug-In工具生成altera三速以太网IP核并编译仿真
Three-speed-Ethernet-Verilog-source.rar - Verilog的三速以太网源程序,文件中包含源程序和测试程序.
ethernet_tri_mode.zip - 三速以太网接口模块verilog源码和测试
UDP.rar - 用FPGA中的三速以太网来实现UDP通信,功能强大

Favorite: