david

Score: 82
Uploads: 3
Downloads: 40
Create time: 2016-10-18 17:07:48

Upload log:
The_Zynq_Book_ebook_chinese.rar - The_Zynq_Book_ebook_chinese中文学习手册
UART-master.zip - FPGA Based UART in Verilog
vspi.rar - SPI串口的内核实现verilog语言和VHDL语言

Download log:
fpu.rar - 利用FPGA实现浮点运算的verilog代码 希望能够给需要做这方面研究的同仁有所帮助
Verilog_add_div_multi_exp.rar - 使用verilog写的32位浮点数加法模块、浮点数乘法模块、浮点数除法模块、浮点数指数模块。指数模块是综合前面三个例化成泰勒级数求指数,迭代次数(可设置)决定了精度。
Using-fpga-implementation-SDI.rar - 用fpga实现SDI( xapp1014-xilinx-sdi)赛灵思原厂资料
HDMI-Splitter-Source-Code-100326.zip - EP9132源代码 可以实现HDMI分配器 和切换器功能,测试过是可以用的
EP9432_HD...rar - 一款HDMI矩阵切换器4:2,全套资料包括PCB与控制源代码
HDMI.rar - si9134完全资料,包括编程手册和datasheet。还有HDMI资料
aes_pipe_latest.tar.gz - Using aes pipeling we improve the speed and throughput of the aes core architecture.
AES_RTL.rar - 使用Verilog HDL 實現AES硬體加解密
AES-based-on-FPGA-jiemi.rar - 基于FPGA的AES算法实现,使用verilog语言实现。本模块只包含解密过程,没有加密过程。
aes_core_5293.rar - AES加密算法,verilog,很好用,henhaoyong
avs_aes_latest.tar.gz - aes is used in data encrypting and decrypting.
AES.rar - AES代码 加解密代码 systemverilog编程
verilog-for-AES-algorithm.rar - 介绍了verilog HDL语言对AES算法进行数据加解密。
aes.rar - aes的加密解密算法的源代码以及测试源代码和仿真结果图
mdio.zip - 用VIVADO软件编写的,实现以太网芯片88E1510中的mdio控制模块代码,并且含有VIO仿真文件
88E6096a88E6097a88E6097F.rar - Marvell 88E6096&88E6097&88E6097F详细手册。
Ethernet_verilog_ip_core.rar - Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核,对学习verilog语言和以太网有很大帮助。
EMAC6.zip - verilog实现的FPGA三态以太网链路层通信代码,里面有状态机,并按各个模块的功能分了文件夹,还有说明文档,自定义帧的产生和接收,开发环境为Xilinx ISE,测试无误。
88E1111_full.rar - 88E1111 千兆phy完整资料,如果做千兆应用可以看着个资料。 非常详细
MDIO.zip - 网络PHY88E1111的 寄存器 通讯协议的 verilog描述 能实现 lookback 能读出PHY的资料

Favorite: